Caricare nel d-DcS, con un click sulla figura, lo schema del flip-flop JK a comando diretto:

Usando la simulazione temporale , verificarne il comportamento. Si osservi che la rete è dotata dei due ingressi di inizializzazione !Preset e !Clear. Occorre prendere in considerazione tutte le possibili combinazioni degli ingressi J e K, dopo aver inizializzato la rete tramite il !Preset o il !Clear (si utilizzi la sequenza di test disponibile nella finestra del diagramma temporale). Prestare particolare attenzione al caso in cui J e K sono attivi contemporaneamente.

Cosa succede se non si inizializza la rete? Perchè, senza inizializzazione, il simulatore non riesce a risolvere lo stato della rete?