Verificare il comportamento della seguente rete sequenziale, basata su di un componente flip-flop di tipo JK-PET (un click sulla figura aprirà lo schema nel d-DcS):

Verificare il comportamento del flip-flop, usando la simulazione temporale . Prestare attenzione nel mettere in evidenza, nel diagramma temporale, le combinazioni significative degli ingressi (si utilizzi la sequenza di test disponibile nella finestra del diagramma temporale, comprendente anche le attivazioni degli ingressi !Preset e !Clear).

Ricordate che gli ingressi !Preset e !Clear sono usati normalmente per inizializzare il componente (all'inizio del funzionamento della rete), ma qualche volta possono anche essere usati per mettere a uno o resettare le uscite del componente, in modo asincrono, durante le normali operazioni della rete.