Caricare nel d-DcS, con un click sulla figura, lo schema del flip-flop Set Reset:

Verificarne il comportamento, usando la simulazione temporale . Occorre prendere in considerazione tutte le possibili combinazioni degli ingressi, usando un'opportuna scala dei tempi (si utilizzi la sequenza di test disponibile nella finestra del diagramma temporale).

Prestare particolare attenzione al caso in cui !Set e !Reset, dopo essere stati attivati entrambi, sono poi rilasciati (transizione 0-1) esattemente nello stesso istante. Spiegare per quale ragione, a seguito di questa variazione contemporanea degli ingressi, il simulatore mostra una commutazione periodica delle uscite. Perchè questo non può accadere, in modo stabile, in un circuito reale?